بحران مصرف برق و حرارت در ترانسیورهای Pluggable سنتی با افزایش سرعت پورت‌های سوئیچ به سطوح ترابیتی. گسترش بی‌سابقه مدل‌های زبانی بزرگ (LLMs) و نیاز به پردازش‌های توزیع‌شده در خوشه‌های عظیم محاسباتی هوش مصنوعی، زیرساخت‌های فیزیکی دیتاسنترها را با یک بحران بنیادین در زمینه مصرف انرژی و مدیریت حرارت روبه‌رو کرده است.
با عبور سرعت پورت‌های سوئیچ از مرز ۸۰۰ گیگابیت بر ثانیه (800G) و حرکت پرشتاب صنعت به سمت نرخ‌های انتقال ترابیتی (1.6T و فراتر از آن)، ماژول‌های نوری قابل اتصال (Pluggable) سنتی به یک گلوگاه بحرانی تبدیل شده‌اند. در شبکه‌های مدرن دیتاسنتر، تامین انرژی برای جابه‌جایی نور به یک چالش مقیاس‌پذیری تبدیل شده است؛ به‌طوری‌که در معماری کلاسترهای نسل آینده هوش مصنوعی، محدودیت‌های انرژی دیگر یک نگرانی انتزاعی نیستند، بلکه مانعی سخت و فیزیکی محسوب می‌شوند.
برای درک عمق این بحران، می‌توان به داده‌های یک خوشه ابررایانشی شامل یک میلیون پردازنده گرافیکی (GPU) نگاه کرد. در چنین مقیاسی، ماژول‌های نوری سنتی که هر یک حدود ۳۰ وات توان مصرف می‌کنند و شاخص بهره‌وری انرژی آن‌ها معادل ۱۵ پیکوژول به ازای هر بیت (pJ/bit) است، به‌تنهایی به ۱۸۰ مگاوات توان الکتریکی صرفاً برای انتقال داده‌ها نیاز خواهند داشت.
این سطح از مصرف انرژی از منظر معماری و مهندسی تاسیسات کاملاً ناپایدار (Unsustainable) است. علاوه بر توان الکتریکی، تراکم حرارتی در پنل جلویی رک‌ها (Faceplate) یک سقف غیرقابل عبور برای خنک‌کاری ایجاد می‌کند. در این سناریو، فناوری Co-Packaged Optics (CPO) با یکپارچه‌سازی بی‌سابقه قطعات نوری و پردازشی، به‌عنوان راهکاری استراتژیک برای تغییر پارادایم معماری سخت‌افزار ظهور کرده است تا این موانع فیزیکی را در هم بشکند.
آنچه میخوانید:
بحران انرژی در لایه فیزیکی شبکه‌های دیتاسنتر
بحران انرژی در لایه فیزیکی شبکه‌ها ارتباط مستقیمی با قوانین فیزیک امواج الکترومغناطیس و محدودیت‌های رسانای مسی در فرکانس‌های بالا دارد. با افزایش سرعت انتقال داده‌ها، توان مورد نیاز برای غلبه بر افت سیگنال در مسیرهای مسی به‌طور تصاعدی افزایش می‌یابد و این مسئله طراحی سوئیچ‌های پرظرفیت را با چالش‌های جدی مواجه کرده است.
بررسی فیزیکی محدودیت‌های ماژول‌های نوری فعلی (QSFP-DD و OSFP)
ساختار سنتی رک‌های دیتاسنتر به‌گونه‌ای است که ترانسیورهای نوری در پنل جلویی (Front Panel) سوئیچ تعبیه می‌شوند. در یک کلاستر هوش مصنوعی پیشرفته، معمولاً یک سوئیچ منفرد به ۱۴۴ ماژول ۸۰۰G مجهز می‌شود. همان‌طور که در مقاله “شبکه‌های 400G و ماژول‌های نوری” بررسی شده است، فاصله فیزیکی بین ترانسیورهای تعبیه‌شده روی پنل جلویی و تراشه پردازشی سوئیچ (ASIC) در مرکز مادربرد، معمولاً بین ۱۵ تا ۳۰ سانتی‌متر است. زمانی که سیگنال‌های الکتریکی با سرعت سرسام‌آور ۲۰۰ گیگابیت بر ثانیه در هر مسیر (200G-per-lane) روی این خطوط مسی (Copper Traces) حرکت می‌کنند، دچار تضعیف شدید (Signal Attenuation) و اعوجاج فاز می‌شوند.
برای جبران این تخریب سیگنال و بازیابی یکپارچگی داده‌ها در سمت گیرنده، استفاده از مدارهای پردازش سیگنال دیجیتال (DSP – Digital Signal Processor) در داخل ماژول نوری الزامی است. این تراشه‌ها وظیفه اصلاح خطاهای ناشی از پراکندگی، متعادل‌سازی (Equalization) و زمان‌بندی مجدد (Retiming) سیگنال‌های پرسرعت را بر عهده دارند. با این حال، عملیات پردازشی سنگین DSPها یک مالیات پنهان و عظیم بر بودجه توان سوئیچ تحمیل می‌کند.
تحلیل‌های فیزیکی نشان می‌دهد که مصرف توان یک ماژول نوری ۸۰۰G از نوع QSFP-DD یا OSFP معمولاً بین ۱۴ تا ۱۷ وات است. از این مقدار، حدود ۶ تا ۸ وات (معادل تقریباً ۵۰ درصد از کل توان مصرفی ماژول) صرفاً توسط تراشه DSP بلعیده می‌شود. به بیان دقیق‌تر، در ماژول‌های Pluggable سنتی، بخش عظیمی از انرژی نه برای فرآیند اصلی تبدیل فوتوالکتریک، بلکه برای آماده‌سازی، تقویت و انتقال سیگنال‌های الکتریکی پرسرعت روی چند سانتی‌متر مس هدر می‌رود. این اتلاف انرژی نه‌تنها هزینه‌های عملیاتی را افزایش می‌دهد، بلکه به شکل‌گیری نقاط داغ (Hotspots) در لبه سوئیچ‌ها منجر شده و چالش‌های مهندسی حرارتی را پیچیده‌تر می‌سازد.
معماری CPO چیست؟ یکپارچه‌سازی سیلیکون فوتونیکس با سوئیچ ASIC
برای غلبه بر محدودیت‌های فیزیکی ناشی از فواصل طولانی مسیرهای مسی روی مدار چاپی، رویکرد مهندسی به سمت حذف این فواصل سوق پیدا کرد. ایده Co-Packaged Optics (CPO) که مفاهیم اولیه آن در اواسط دهه ۲۰۱۰ میلادی شکل گرفت، بر یک اصل ساده اما از نظر تکنولوژیکی پیچیده استوار است: موتور نوری (مجموعه‌ای یکپارچه از مدولاتورها، موج‌برها و آشکارسازهای نوری) را از پنل جلویی حذف کرده و آن را به همراه تراشه سوئیچ ASIC روی یک بستر (Substrate) مشترک قرار دهید.
نزدیک کردن موتورهای نوری به تراشه پردازشی برای کاهش افت سیگنال (Signal Integrity)
با بهره‌گیری از فناوری‌های پیشرفته بسته‌بندی دوبعدی و سه‌بعدی (2.5D/3D Stacking)، معماری CPO ساختار داخلی سوئیچ‌ها را دگرگون می‌کند. در این معماری، مسیر الکتریکی از چندین سانتی‌متر به تنها چند میکرومتر تقلیل می‌یابد. این مجاورت فیزیکی در سطح میکروسکوپی، افت سیگنال را عملاً به صفر نزدیک کرده و در نتیجه، نیاز به مدارهای سنگین و پرمصرف DSP در سمت ماژول را کاملاً برطرف می‌سازد. روند این یکپارچه‌سازی سیلیکون فوتونیکس نه‌تنها در دیتاسنترها، بلکه در معماری ذخیره‌سازی سازمانی نیز در حال وقوع است؛ همان‌گونه که در [لینک داخلی به مقاله ۹ آینده: ارتقای SAN با اترنت ۱.۶ ترابیت] توضیح داده شده است، شبکه‌های SAN برای دستیابی به اترنت ترابیتی نیازمند چنین یکپارچه‌سازی فشرده‌ای هستند.
فناوری‌های نوین ساخت نیمه‌هادی‌ها نقش کلیدی در تحقق CPO ایفا می‌کنند. به‌عنوان مثال، در فرآیند تولید CPO، موتور نوری از طریق لحیم‌کاری بازتابی (Reflow Soldering) به‌طور مستقیم روی بستر بسته‌بندی ASIC نصب می‌شود و دقت هم‌ترازی (Alignment) فیبرهای نوری به سطح زیر میکرون (Sub-micron) ارتقا می‌یابد. شرکت TSMC با توسعه فناوری انحصاری COUPE (Compact Universal Photonic Engine)، نشان داده است که از طریق تکنیک انباشت SOIC می‌توان تراشه‌های الکترونیکی و فوتونیکی را مستقیماً روی یکدیگر پشته‌سازی کرد.
این رویکرد امپدانس بین تراشه‌ای را به حداقل ممکن می‌رساند. در این مسیر تکاملی، معماری‌های میانی نظیر Near-Packaged Optics (NPO) نیز معرفی شده‌اند که در آن‌ها موتور نوری روی یک برد مستقل، در فاصله‌ای بسیار نزدیک به ASIC (اما نه دقیقاً روی همان بستر) قرار می‌گیرد. این راهکار انعطاف‌پذیری بیشتری در تولید ارائه می‌دهد، اما حداکثر بهره‌وری را که مختص CPO است، تضمین نمی‌کند.
مزایای چشمگیر کاهش تاخیر و مصرف انرژی (pJ/bit)
انتقال موتور نوری به بستر پردازنده و حذف DSP، دستاوردهای شگرفی در بهینه‌سازی توان مصرفی و عملکرد شبکه ایجاد می‌کند. در صنعت مراکز داده، معیار طلایی برای سنجش بهره‌وری، میزان انرژی مصرفی به ازای انتقال هر بیت داده است که با واحد پیکوژول بر بیت (pJ/bit) اندازه‌گیری می‌شود.
حذف مدارهای واسط SerDes پرمصرف از روی بردهای چاپی
یک ماژول استاندارد سنتی مانند ۸۰۰G DR8 در حال حاضر در حدود ۱۴.۲ وات مصرف برق دارد. در سرعت انتقال ۸۰۰ گیگابیت بر ثانیه، این رقم معادل مصرف ۱۷.۷۵ پیکوژول انرژی به ازای هر بیت است. در یک کلاستر آموزش هوش مصنوعی با صدها هزار رابط نوری، این پیکوژول‌ها به‌سرعت به مگاوات‌های بحرانی تبدیل می‌شوند. با حذف نیاز به مدارهای DSP برای زمان‌بندی مجدد و جبران افت سیگنال در فواصل طولانی، CPO توانایی آن را دارد که مصرف انرژی را از حدود ۱۵ الی ۱۷ پیکوژول بر بیت، به نزدیک ۵ پیکوژول بر بیت کاهش دهد. نقشه‌راه‌های صنعتی جاه‌طلبانه‌تر، دستیابی به مقادیر استثنایی زیر ۱ پیکوژول بر بیت را برای موتورهای نوری سیلیکون فوتونیکس هدف‌گذاری کرده‌اند.
به گزارش شرکت Broadcom، پیاده‌سازی کامل CPO می‌تواند مصرف برق سیستم‌های ارتباط نوری را بین ۶۵ تا ۷۰ درصد کاهش دهد. دستاوردهای عملی نیز این ادعا را تایید می‌کنند؛ در معماری ارائه‌شده برای پیوندهای ۱.۶ ترابیتی NVIDIA، توان مصرفی از ۳۰ وات به ازای هر لینک در حالت سنتی، به تنها ۹ وات تقلیل یافته است. علاوه بر این دستاورد انرژی، حذف DSP منجر به یک کاهش دراماتیک در تاخیر پردازشی شبکه (Latency) می‌شود. در معماری‌های نوری فشرده، تاخیر هر ماژول از چند صد نانوثانیه به ده‌ها نانوثانیه می‌رسد که نشان‌دهنده یک جهش ۹۰ درصدی در سرعت پاسخ‌گویی است. این میزان کاهش تاخیر برای ترافیک همگام‌سازی وزن‌ها (Weight Synchronization) در فرآیند آموزش مدل‌های هوش مصنوعی بسیار حیاتی است.
برای درک بهتر اکوسیستم در حال گذار، مقایسه فناوری‌های مختلف نوری در جدول زیر حائز اهمیت است:
| ویژگی سیستم نوری | Traditional Pluggable | Linear Pluggable Optics (LPO) | Near-Packaged Optics (NPO) | Co-Packaged Optics (CPO) |
| نیاز به تراشه DSP | بله (تحمیل مالیات انرژی بالا) | خیر (وابسته به ASIC میزبان) | محدود (طراحی بهینه‌شده) | خیر (کاملاً یکپارچه شده) |
| توان مصرفی (ماژول ۸۰۰G) | ۱۶ تا ۱۷ وات | کمتر از ۸ وات | حدود ۸ تا ۱۰ وات | کمتر از ۵ وات |
| طول مسیر سیگنال الکتریکی | ۱۵ الی ۳۰ سانتی‌متر | سانتی‌متر (برد کوتاه) | میلی‌متر | میکرومتر |
| وضعیت تعمیر و نگهداری | بسیار آسان (Hot-swappable) | بسیار آسان (Hot-swappable) | متوسط (بردهای مستقل) | دشوار (لحیم شده روی بستر) |
| شاخص بهره‌وری انرژی | ۱۵ الی ۱۷.۷۵ pJ/bit | متغیر (وابسته به میزبان) | حدود ۵ تا ۱۰ pJ/bit | زیر ۵ pJ/bit |
| کاربرد استراتژیک | دیتاسنترهای سنتی و مسیرهای طولانی | کلاسترهای AI درون رک (فاصله کوتاه) | مرحله گذار معماری شبکه | سوئیچ‌های هسته با ظرفیت ۵۱.۲T تا ۱۰۲.۴T |
جدول ۱: تحلیل جامع و مقایسه‌ای معماری‌های نوین اتصالات نوری دیتاسنترها.
تضمین پایداری در معماری‌های نوری یکپارچه
اگرچه CPO از منظر تئوری فیزیک الکترونیک بی‌نقص به نظر می‌رسد، اما پیاده‌سازی آن در مقیاس صنعتی با چالش‌های تولید و پایداری (Reliability) عظیمی مواجه است. ادغام اجزای نوری و سیلیکونی در یک فضای به‌شدت متراکم، معضلات ترمودینامیکی پیچیده‌ای را ایجاد می‌کند.
استفاده از منابع لیزر خارجی (ELS) برای سهولت در تعمیرات
لیزرهای مبتنی بر ایندیوم فسفید (InP) که قلب تپنده تولید نور در ارتباطات فوتونیک هستند، به‌شدت نسبت به نوسانات دمایی حساس‌اند و عملکرد آن‌ها در دماهای بالا به‌سرعت دچار تخریب می‌شود. از سوی دیگر، تراشه‌های سوئیچ ASIC با ظرفیت ۵۱.۲T یا ۱۰۲.۴T در زمان پردازش بار کاری کامل، حرارت فوق‌العاده بالایی تولید می‌کنند. قرار دادن دیودهای لیزری مستقیماً روی بستر چنین تراشه داغی، طول عمر آن‌ها را به‌طور فاجعه‌باری کاهش می‌دهد.
برای حل این تناقض فیزیکی، مهندسان اکوسیستم شبکه‌های نوری رویکرد نوآورانه‌ای تحت استاندارد External Laser Small Form Factor Pluggable (ELSFP) ابداع کرده‌اند. بر اساس توافق‌نامه اجرایی OIF، منبع نور لیزر با توان بالا از موتور نوری یکپارچه جدا شده و در قالبی ماژولار در پنل جلویی سوئیچ – که خنک‌ترین بخش رک محسوب می‌شود – قرار می‌گیرد. ماژول‌های ELSFP از طریق یک اتصال‌دهنده نوری از نوع Blind-Mate که در قسمت پشتی ماژول تعبیه شده، فوتون‌ها را به یک یا چند موتور نوری مستقر روی بستر ASIC ارسال می‌کنند.
این معماری دارای دو مزیت بنیادین است: نخست، به دلیل قرارگیری فیزیکی لیزرهای پرتوان در محیط محافظت‌شده پنل، خطرات مربوط به ایمنی چشم پرسنل به‌طور کامل مرتفع می‌شود؛ و دوم، در صورت خرابی لیزر (که بیشترین نرخ استهلاک را در تجهیزات نوری دارد)، تکنسین‌ها می‌توانند ماژول ELSFP را در حین روشن بودن سیستم (Hot-swap) تعویض کنند، بدون آنکه نیازی به خاموش کردن کل سوئیچ هسته باشد.
استراتژی‌های جایگزینی و تحمل خطا در تجهیزات حساس CPO
بزرگترین مانع تجاری‌سازی CPO، نرخ بازده (Yield Rate) خطوط تولید و مونتاژ است. فرآیند نصب موتور نوری روی بستر پردازنده نیازمند عملیات لحیم‌کاری حرارتی در دماهای ۲۲۰ تا ۲۶۰ درجه سانتی‌گراد است. در صورتی که پس از کنترل کیفیت مشخص شود یکی از موتورهای نوری معیوب است، تعویض آن مستلزم اعمال مجدد این حرارت شدید است. با این حال، دقت هم‌ترازی فیبرهای نوری (که در مقیاس زیر میکرون تنظیم شده‌اند) نمی‌تواند شوک حرارتی دوم را تحمل کند. این محدودیت بدان معناست که خرابی یک موتور نوری متصل‌شده، می‌تواند کل مجموعه گران‌قیمت شامل ASIC، بستر و تمامی موتورهای نوری سالم دیگر را به ضایعات تبدیل کند.
اثرات اقتصادی این ریسک مهندسی بسیار عمیق است. موسسه تحقیقاتی SemiAnalysis در گزارش ژوئن ۲۰۲۶ خود با عنوان “Powered Down, Lights Off”، با فرض بازده ۹۵ درصدی برای تولید و نصب موفق هر موتور نوری مجزا، یک مدل ریاضی ارائه داد. در یک سوئیچ مجهز به ۳۲ موتور نوری، احتمال اینکه تمامی ۳۲ موتور بدون نقص در کنار یکدیگر کار کنند، برابر با $0.95^{32}$ (حدود ۱۹.۳ درصد) خواهد بود.
این پیش‌بینی که تنها یک‌پنجم تجهیزات تولیدی قابلیت عملیاتی شدن دارند، باعث سقوط شدید سهام شرکت‌های پیشرو صنعت اپتیک نظیر Applied Optoelectronics (کاهش ۱۷ درصدی)، Lumentum (کاهش ۸ درصدی)، Coherent (کاهش ۱۱ درصدی) و Marvell در بورس آمریکا شد. موسسه Morgan Stanley نیز در پی این تحلیل‌ها، پیش‌بینی عرضه موتورهای نوری در سال ۲۰۲۷ را از ۳۰ میلیون واحد به ۶ الی ۷ میلیون واحد تقلیل داد.
با این حال، سازمان‌هایی نظیر GlobalSemiResearch با انتشار بیانیه‌های ردیه، تاکید کردند که این مدل ریاضی خام است و پیشرفتهای صنعتی را نادیده گرفته است. برای غلبه بر این بحران همان‌طور که در [لینک داخلی به مقاله ۲۱ موجود: معماری دسترسی‌پذیری بالا (HA)] به‌تفصیل بحث شده است، سازندگان استراتژی‌های پیشرفتهای برای تحمل خطا (Fault Tolerance) اتخاذ کرده‌اند. استفاده از غربالگری شدید قطعات پیش از مونتاژ و تعبیه موتورهای نوری رزرو (Redundant Engines) – مشابه رویکردی که NVIDIA در معماری Spectrum-X به کار برده است – می‌تواند این نرخ بازده را به سطح تجاری قابل‌قبول ارتقا دهد.
چالش‌های استانداردسازی و اکوسیستم OIF
گذار از قطعات مجزا به سیستم‌های کاملاً یکپارچه در سطح تراشه، به معنای در هم تنیدگی مالکان‌پذیری تکنولوژی است. برای جلوگیری از انحصارگرایی و قفل‌شدگی فروشنده (Vendor Lock-in) که در آن مشتریان به یک تامین‌کننده خاص محدود می‌شوند، سازمان Optical Internetworking Forum (OIF) تدوین استانداردهای متن‌باز و سازگارپذیر را رهبری می‌کند.
خطایابی مادربردهای مجهز به سوئیچ‌های یکپارچه نوری
در آوریل ۲۰۲۳، OIF اولین توافق‌نامه پیاده‌سازی (Implementation Agreement) صنعت را برای ماژول‌های ۳.۲ ترابیتی CPO با نام OIF-Co-Packaging-3.2T-Module-01.0 منتشر کرد. این استاندارد تاریخی، مشخصات الکترو-نوری و مکانیکی ماژول‌های هم‌بسته را برای کاربردهای سوئیچینگ اترنت تعیین می‌کند. بر اساس این معماری استاندارد، ماژول‌های CPO با استفاده از ۳۲ مسیر الکتریکی پرسرعت ۱۰۰ گیگابیتی (CEI-112G-XSR) به میزبان متصل می‌شوند، در حالی که سازگاری رو به عقب (Backward Compatibility) با مسیرهای ۵۰ گیگابیتی (CEI-56G-XSR) نیز تضمین شده است.
این طراحی ماژولار، تراکم پهنای باند بی‌نظیری در حدود ۱۴۰ گیگابیت بر هر میلی‌متر از لبه تراشه ایجاد می‌کند و امکان تغذیه سوئیچ‌های هسته با پهنای باند تجمیعی ۵۱.۲Tb/s را توسط ۱۶ ماژول ۳.۲T فراهم می‌آورد. گزینه‌های ارتباطی نوری شامل ۸ اتصال 400GBASE-FR4 یا 400GBASE-DR4 هستند که با محیط‌های عملیاتی مختلف سازگاری دارند.
یکی از بزرگترین چالش‌های عملیاتی در معماری‌های CPO، فقدان دسترسی فیزیکی برای خطایابی است. برخلاف فناوری Linear Pluggable Optics (LPO) که در آن حفظ طراحی ماژولار سنتی امکان بیرون کشیدن قطعه و تست آن را در آزمایشگاه فراهم می‌کند، ماژول‌های CPO به‌طور دائم به بستر سوئیچ لحیم شده‌اند.
برای رفع این خلاء، OIF پروتکل‌های کنترل و مدیریت پیشرفتهای را تدوین کرده است که بر بستر نسخه پنجم استاندارد CMIS (Common Management Interface Specification – OIF-CMIS-05.4) اجرا می‌شوند. این واسط مدیریتی نرم‌افزاری به مدیران شبکه اجازه می‌دهد تا سلامت لیزرهای خارجی، وضعیت مسیرهای CEI و خطاهای احتمالی فیزیکی را به‌صورت بلادرنگ مانیتور کنند. در همین راستا، شرکت‌هایی نظیر HGTECH راه‌حل‌های مبتنی بر هوش مصنوعی نظیر بازرسی هوشمند Nebula (Nebula Smart Inspection) را معرفی کرده‌اند که قادر است آلودگی‌های میکرونی و اتصالات کاذب را در سطح ماژول‌های CPO و XPO در عرض چند دقیقه تشخیص دهد.
تحلیل TCO: بازگشت سرمایه در دیتاسنترهای مگاواتی
تغییر زیرساخت شبکه‌های مرکز داده از حالت Pluggable به معماری CPO نیازمند سرمایه‌گذاری هنگفتی است. در کوتاه‌مدت و در مراحل اولیه بلوغ اکوسیستم (سال‌های ۲۰۲۴ تا ۲۰۲۶)، بلوغ نیافتن کامل زنجیره تامین تجهیزات بسته‌بندی پیشرفته و هزینه‌های بالای تحقیق و توسعه، مخارج سرمایه‌ای (CapEx) را افزایش می‌دهد. با این وجود، در افق استقرار دیتاسنترهای مگاواتی، تحلیل هزینه کل مالکیت (TCO) تصویر متفاوتی را ارائه می‌دهد؛ جایی که صرفه‌جویی‌های بنیادی در مخارج عملیاتی (OpEx) بازگشت سرمایه را در سریع‌ترین زمان ممکن تضمین می‌کند.
کاهش چشمگیر هزینه‌های خنک‌کاری در سطح رک
با ظهور سرورهای پردازش گرافیکی سنگین، معماری توان دیتاسنترها در حال عبور از مرزهای تاریخی خود است و پیش‌بینی می‌شود توان مصرفی به ازای هر رک در سیستم‌های نسل آینده هوش مصنوعی به صدها کیلووات برسد. در این مقیاس صنعتی، طراحی ارتباطات درون-شبکه‌ای دیگر صرفاً یک دغدغه برای پهنای باند نیست، بلکه مستقیماً به چالش‌های توزیع برق (Power Delivery) و تاسیسات خنک‌کاری گره خورده است.
حذف ماژول‌های نوری پرمصرف و تراشه‌های DSP از پنل جلویی سوئیچ‌ها، بار حرارتی (Thermal Burden) عظیمی را از لبه رک‌ها برمیدارد. در رک‌های سنتی، تهویه پنل جلویی نیازمند جریان هوای پرقدرت و سیستم‌های خنک‌کننده (CRAC) پرهزینه بود. اما با ادغام قطعات نوری در مرکز سیستم و استفاده از معماری‌هایی نظیر ماژول‌های 12.8T XPO، امکان ادغام مستقیم صفحات خنک‌کننده مایع (Cold Plates) با ماژول‌های نوری فراهم شده است.
این سیستم‌ها در فرم‌فاکتور فشرده 4RU می‌توانند حرارتی معادل ۴۰۰ وات را به ازای هر ماژول به‌طور موثری دفع کنند، در حالی که تراکم پورت‌ها را به رقم خیره‌کننده 204.8Tbps روی پنل جلویی می‌رسانند. کاهش بار سرمایشی، کاهش سایز کابل‌کشی‌ها و بهره‌وری ۴ برابری توان الکتریکی نسبت به ماژول‌های Pluggable، باعث می‌شود تا معماری CPO در مقیاس‌های بزرگ نظیر کلاسترهای چند ده هزار گره‌ای، از نظر اقتصادی به تنها گزینه منطقی برای غول‌های ابری (Cloud Providers) تبدیل شود.
نتیجه‌گیری: تاثیر فناوری CPO بر طراحی رک‌های نسل آینده و تغییر پارادایم معماری سخت‌افزار شبکه
فناوری Co-Packaged Optics نماد بارز همگرایی نهایی الکترونیک و فوتونیک است. این تکامل معماری، از یک بهینه‌سازی ساده در سرعت شبکه فراتر رفته و به عنوان یک تغییر پارادایم اساسی در طراحی سخت‌افزار دیتاسنترها شناخته می‌شود. با نزدیک کردن فیزیکی موتورهای نوری به قلب پردازشی سیلیکون و کاهش فاصله ارتباطی به چند میکرومتر، CPO بر محدودیت‌های فیزیکی انتقال مس غلبه کرده و مصرف انرژی را از سطوح ناپایدار فعلی به کمتر از ۵ پیکوژول بر بیت تقلیل می‌دهد. این امر، زیرساخت حیاتی لازم برای تحقق خوشه‌های میلیونی هوش مصنوعی را فراهم می‌سازد که بدون این بهینه‌سازی‌ها، نیازمند نیروگاه‌های اختصاصی برای روشن ماندن بودند.
با این وجود، واقعیت‌های مهندسی و صنعتی نشان‌دهنده یک دوره گذار محتاطانه هستند. استقرار سیستم‌های کاملاً یکپارچه نوری در مقیاس وسیع، با توجه به چالش‌های زنجیره تامین، نرخ بازده تولید و نیازمندی‌های پیچیده خطایابی حرارتی، به صورت تدریجی صورت خواهد گرفت و انتظار می‌رود حوالی سال‌های ۲۰۲۸ تا ۲۰۲۹ شاهد تسلط این معماری بر شبکه‌های توسعه‌یافته باشیم.
در این دوران گذار میان‌مدت، تکنولوژی‌های جایگزین مانند Linear Pluggable Optics (LPO) که ضمن حذف قطعات پرمصرف DSP، همچنان قابلیت سرویس‌دهی آسان را حفظ می‌کنند، بخش قابل‌توجهی از بار ارتباطات برد کوتاه درون دیتاسنترها را به دوش خواهند کشید. در نهایت، در رقابت بی‌رحمانه توسعه زیرساخت‌های هوش مصنوعی، برندگانی ظهور خواهند کرد که نه‌تنها از سریع‌ترین قطعات استفاده می‌کنند، بلکه پایداری استثنایی (Reliability)، دسترسی‌پذیری بالا و بهره‌وری بی‌نظیر انرژی (pJ/bit) را در سطح یک معماری جامع و مقیاس‌پذیر به ارمغان می‌آورند.
