صنعت دیتاسنتر و پردازش ابری در طول سه دهه گذشته، به شکلی بیرقیب تحت سلطه معماری x86 و دو غول بلامنازع آن، یعنی اینتل (Intel) و ایامدی (AMD) قرار داشته است. با این حال، تغییرات بنیادین در الگوهای مصرف پردازشی، ظهور هوش مصنوعی در مقیاس وسیع، و محدودیتهای فیزیکی مصرف توان و حرارت در رکهای سرور، زمینهساز پایان این انحصار تاریخی شده است. بازار سرورهای مبتنی بر ARM که در سال ۲۰۲۵ ارزشی بالغ بر ۸.۹۸ تا ۱۰.۱ میلیارد دلار داشته است، پیشبینی میشود با نرخ رشد مرکب سالانه (CAGR) چشمگیر ۱۳.۳ تا ۱۴.۳۲ درصد، تا میانه دهه آینده به بیش از ۳۴ تا ۳۹.۹ میلیارد دلار برسد. این رشد خیرهکننده نشاندهنده یک تغییر پارادایم اساسی در نحوه طراحی و استقرار زیرساختهای پردازشی است، جایی که سیستمعاملهای ۶۴ بیتی تا ۷۸ درصد از تقاضای این بازار را به خود اختصاص داده و استقرار ابری (Cloud Deployment) با سهم ۶۱ درصدی، پیشران اصلی این تحول محسوب میشود.
ورود قدرتمند پردازندههای مبتنی بر ARM، از جمله محصولات سفارشی ارائهدهندگان خدمات ابری (Hyperscalers) نظیر AWS Graviton ،Google Axion و Microsoft Azure Cobalt 100 در کنار محصولات تجاری شرکتهایی چون Ampere Computing، نشاندهنده یک بلوغ تکنولوژیک بیسابقه است. امروزه، معماری ARM نه تنها در تجهیزات موبایل و لبه شبکه (Edge Computing)، بلکه در قلب زیرساختهای حیاتی، پایگاههای داده درونحافظهای (In-memory Databases)، خدمات وب با ترافیک بالا و خوشههای پیچیده محاسباتی ریشه دوانده است. هستههای ARM Cortex-A با در اختیار داشتن ۶۲ درصد از سهم بازار در سال ۲۰۲۶، استانداردی نوین برای پردازشهای سنگین ابری تعریف کردهاند. این گزارش تخصصی، به بررسی عمیق و چندبُعدی نبرد معماریها در دیتاسنترها پرداخته و ابعاد سیلیکونی، نرمافزاری و اقتصادی این دگردیسی بزرگ را از منظر فنی تحلیل میکند.
آنچه میخوانید:
مقایسه معماری CISC (x86) در برابر RISC (ARM) در بارهای کاری سرور
ریشه رقابت میان x86 و ARM به تفاوتهای بنیادین در فلسفه طراحی مجموعه دستورالعملها (ISA) بازمیگردد. معماری x86 که بر پایه رویکرد CISC (مجموعه دستورالعملهای پیچیده) بنا شده است، از کدهایی با طول متغیر (از ۱ تا ۱۵ بایت) پشتیبانی میکند. در مقابل، معماری ARM بر پایه RISC (مجموعه دستورالعملهای کاهشیافته) طراحی شده و از دستورالعملهایی با طول ثابت (معمولاً ۳۲ بیت) بهره میبرد. در بارهای کاری مدرن سرور، این تفاوت ساختاری پیامدهای چشمگیری در طراحی ریزمعماری (Microarchitecture) پردازندهها و راندمان مصرف انرژی به همراه دارد.
در پردازندههای مدرن x86، بخش جلویی خط لوله پردازنده (Front-end) باید دستورالعملهای پیچیده و متغیر را خوانده و آنها را به ریزعملیاتهای سادهتر (Micro-ops) ترجمه کند تا هستههای پردازشی در بخش Back-end قادر به اجرای آنها باشند. این فرآیند ترجمه یا دیکدینگ (Decoding) به شدت انرژیبر است؛ به طوری که در معماریهای قدیمیتر مانند P6 اینتل، این بخش تا ۲۸ درصد از کل توان مصرفی پردازنده را به خود اختصاص میداده و در ریزمعماریهای مدرنتر مانند Skylake و Haswell نیز بین ۳ تا ۱۰ درصد از توان کل پکیج (Package Power) صرف این واحد میشود. برای مقابله با این هدررفت توان، اینتل و AMD ساختاری به نام حافظه نهان ریزعملیات (Micro-op Cache) را معرفی کردند که معمولاً ظرفیتی معادل ۱۵۳۶ ریزعملیات دارد. این کش کدهای ترجمهشده را ذخیره میکند تا در مراجعات بعدی به حلقههای تکراری کد، دیکدرهای پرمصرف خاموش بمانند.
با این حال، بارهای کاری دیتاسنترهای مدرن، به ویژه میکروسرویسها، دیتابیسهای مقیاسپذیر و زیرساختهای ابری، دارای ردپای دستورالعمل (Instruction Footprint) بسیار بزرگی هستند که باعث بروز خطاهای مکرر در یافتن داده (Miss Rate) در Micro-op Cache میشود. الگوریتمهای جایگزینی سنتی مانند Belady در مواجهه با خطاهای نامتقارن و هزینههای متغیر جایگزینی در این کشها دچار ضعف هستند، که این امر موجب میشود دیکدرهای x86 دائماً فعال شده و راندمان انرژی به شدت افت کند. در نقطه مقابل، معماری ARM با دستورالعملهای طول ثابت خود، نیازی به دیکدرهای پیچیده سختافزاری و کشهای واسط پرمصرف ندارد و مسیر Data-path بسیار روانتر، سریعتر و قابل پیشبینیتری را در Front-end ارائه میدهد.
تفاوت اساسی دیگر در نحوه مدیریت پردازشهای همروند (Multithreading) نهفته است. معماری x86 به طور سنتی برای افزایش بهرهوری از فناوری SMT (در اینتل با نام Hyper-Threading) استفاده میکند که در آن یک هسته فیزیکی به دو هسته منطقی (vCPU) تقسیم میشود تا از چرخههای بیکار پردازنده استفاده شود. این امر در بارهای کاری سنگین ابری منجر به رقابت دو ترد بر سر منابع مشترک هسته، ایجاد پدیده “همسایه پر سر و صدا” (Noisy Neighbor) و نوسانات شدید در تاخیر (Latency) میشود. پردازندههای سرور مبتنی بر ARM، نظیر خانواده AWS Graviton4 و Google Axion (در سری C4A و N4A)، رویکرد متفاوتی را اتخاذ کردهاند؛ در این پردازندهها هر vCPU دقیقاً به یک هسته فیزیکی کامل و حافظه نهان L2 اختصاصی (معمولاً ۲ مگابایت به ازای هر هسته) متصل است. این نگاشت ۱:۱ علاوه بر افزایش امنیت سطح سختافزار در برابر حملات کانال جانبی، عملکردی کاملاً پیشبینیپذیر و پایدار را برای بارهای کاری حساس به تاخیر در محیط ابری تضمین میکند.
با این وجود، اردوگاه x86 تسلیم این تحولات نشده است. پردازندههای جدید AMD مبتنی بر معماری Turin (نسل پنجم EPYC) با ارائه تا ۱۹۲ هسته (در مدلهای فشرده Zen 5c) و اینتل با خانواده Granite Rapids با حداکثر ۱۲۸ هسته (نسخه P-core موسوم به Redwood Cove)، در تلاشند تا با اتکا به فرکانسهای بالا تا مرز ۵ گیگاهرتز، حافظههای نهان عظیم تا ۵۰۴ مگابایت L3 و خطوط ارتباطی گسترده، برتری عملکرد مطلق خود را حفظ کنند. به عنوان مثال، ارزیابیهای مستقل نشان میدهد که پردازنده دوگانه EPYC 9755 در برخی بنچمارکهای فشرده تا ۴۰ درصد سریعتر از پردازنده دوگانه Xeon 6980P اینتل عمل میکند و حتی در مواردی یک پردازنده تکی EPYC 9965 میتواند با سیستمهای دوال-سوکت اینتل رقابت کند. این سطح از قدرت پردازشی نشان میدهد که x86 همچنان برای پردازشهای متمرکز و سنگین جایگاه خود را حفظ کرده است.
مزایای مصرف انرژی (Performance-per-Watt) در پردازندههای ARM
مهمترین محرک رشد سریع معماری ARM در زیرساختهای ابری و پذیرش آن توسط ارائهدهندگان خدمات مقیاسپذیر (Hyperscalers)، بهینگی بینظیر در مصرف انرژی به ازای هر واحد پردازشی (Performance-per-Watt) است. امروزه محدودیتهای حرارتی، الزامات پایداری محیط زیست (ESG) و سقف تامین برق در رکهای دیتاسنترها، ارائهدهندگان را ملزم به استفاده از راهکارهایی کرده است که در عین ارائه توان عملیاتی حداکثری، هزینههای عملیاتی جاری (OpEx) را به شدت کاهش دهند.
پردازندههای مبتنی بر هستههای مدرن ARM Neoverse (نظیر نسلهای V2 و N3) استانداردهای جدیدی را در صنعت دیتاسنتر تعریف کردهاند. به عنوان نمونه، پردازنده سفارشی Axion گوگل (مبتنی بر Neoverse V2) که در ماشینهای مجازی سری C4A استفاده میشود، موفق شده است تا ۶۰ درصد بهرهوری انرژی بالاتری نسبت به پردازندههای فعلی نسل قبل x86 در Google Cloud ارائه دهد و همزمان تا ۵۰ درصد عملکرد بهتری را در بارهای کاری همهمنظوره ثبت نماید. این پردازندهها با ترکیب شتابدهندههای سیلیکونی سفارشی گوگل موسوم به Titanium که عملیات شبکه و امنیت را از دوش پردازنده اصلی برمیدارند، راندمان را به حداکثر رساندهاند.
به طور مشابه، پردازندههای AWS Graviton4 با بهرهگیری از ۹۶ هسته Neoverse V2 و ارتقاء ۵۰ درصدی تعداد هستهها نسبت به نسل سوم، در کنار پشتیبانی از ۱۲ کانال حافظه DDR5-5600، توانستهاند پهنای باند حافظه را تا ۷۵ درصد (معادل ۵۳۶.۷ گیگابایت بر ثانیه) افزایش دهند. این معماری موجب شده تا Graviton4 نسبت به نسل قبلی خود ۳۰ درصد بهبود عملکرد کلی داشته و در مقایسه با نمونههای معادل اینتل (نظیر Sapphire Rapids و Emerald Rapids) و AMD، به طور متوسط ۲۰ تا ۴۰ درصد نسبت قیمت به کارایی (Price-Performance) بهتری را برای دیتابیسها و برنامههای تحت وب فراهم کند.
برای درک بهتر این شکاف عمیق در مصرف انرژی و معماری، جدول زیر مقایسهای از ویژگیهای کلیدی پرچمداران فعلی بازار سرور ارائه میدهد:
| ویژگی معماری / مدل پردازنده | Intel Xeon 6980P (Granite Rapids) | AMD EPYC 9965 (Turin Dense) | AWS Graviton4 | Google Axion (C4A) | Arm AGI CPU |
| تعداد هسته فیزیکی / ترد | ۱۲۸ هسته / ۲۵۶ ترد | ۱۹۲ هسته / ۳۸۴ ترد | ۹۶ هسته / ۹۶ ترد | تا ۷۲ هسته / ۷۲ ترد | ۱۳۶ هسته / ۱۳۶ ترد |
| معماری پایه | Redwood Cove (CISC) | Zen 5c (CISC) | Neoverse V2 (RISC) | Neoverse V2 (RISC) | Neoverse V3 (RISC) |
| پشتیبانی از حافظه RAM | 12-channel DDR5 / MRDIMM 8800 | 12-channel DDR5-6000 | 12-channel DDR5-5600 | 12-channel DDR5 | DDR5-8800 |
| توان حرارتی (TDP) | ۵۰۰ وات | ۵۰۰ وات | بهینهشده برای کلاد | بهینهشده برای کلاد | ۳۰۰ وات |
| پهنای باند حافظه (حداکثر) | ~۸۴۴ گیگابایت بر ثانیه (با MRDIMM) | ~۵۷۶ گیگابایت بر ثانیه | ۵۳۶.۷ گیگابایت بر ثانیه | نامشخص | ~۸۱۶ گیگابایت بر ثانیه |
دادههای جدول براساس مستندات فنی و بررسیهای بنچمارک مستقل تدوین شده است.
تحلیل بنچمارکهای کاربردی در دنیای واقعی (مانند تستهای خوشه Kubernetes و Amazon EKS) مزایای اقتصادی معماری ARM را به وضوح نمایان میسازد. در یک تست مقایسهای میان ماشینهای مجازی c8g.2xlarge (مبتنی بر Graviton4) و c7i.2xlarge (مبتنی بر پردازنده x86 اینتل)، پردازندههای ARM در بارهای کاری بدون حالت (Stateless)، میکروسرویسها و فریمورکهای وب عملکردی خارقالعاده نشان دادند. رابطهای برنامهنویسی مبتنی بر Node.js حدود ۲۲ درصد افزایش توان عملیاتی، سرویسهای Java Spring Boot (با وجود چالشهای تاریخی کامپایلر JIT در ARM) حدود ۱۸ درصد بهبود، و پراکسیهای Nginx تا ۲۷ درصد افزایش کارایی را تجربه کردند. ترکیب این بهبود عملکرد با هزینه ساعتی پایینتر اینستنسهای ابری، به معنای کاهش هزینه به ازای هر یک میلیون درخواست پردازشی به میزان ۳۰ تا ۵۰ درصد است، که در مقیاس سازمانی میلیونها دلار صرفهجویی به همراه دارد.
با این حال، پردازندههای رده بالای x86 همچنان برای فرکانسهای کاری بسیار بالا، توانایی دسترسی به پهنای باند حافظه افراطی و قابلیتهای شتابدهنده سختافزاری خاص طراحی میشوند که به قیمت مصرف برق تا ۵۰۰ وات تمام میشود. در مقابل، رویکرد پردازندههای نوین ARM مانند تراشه پیشگامانه Arm AGI CPU کاملاً مبتنی بر افزایش حداکثری تراکم است. این پردازنده با ارائه ۱۳۶ هسته Neoverse V3، مصرف توانی معادل تنها ۳۰۰ وات دارد که امکان قرار دادن ۸۱۶۰ هسته پردازشی با توان بالا را درون یک رک استاندارد ۳۶ کیلوواتی (ORv3) خنکشونده با هوا فراهم میکند؛ سطحی از تراکم پردازشی که با پردازندههای فعلی ۵۰۰ واتی x86 از نظر ترمودینامیکی غیرممکن است.
نوآوریهای سیلیکونی و روند طراحی پردازندههای نوین
علاوه بر تغییرات پارادایم در لایه معماری منطقی پردازندهها، پیشرفتهای شگرفی در سطح سیلیکون، فناوریهای ساخت، بستهبندی (Packaging) و پروتکلهای ارتباطی حافظه در حال وقوع است که مستقیماً بر موازنه قدرت میان ARM و x86 در دیتاسنترها تأثیر میگذارد.
فناوریهای حافظه نوین و تحول با CXL 3.0: گذردهی و پهنای باند حافظه (Memory Bandwidth) همواره گلوگاهی اساسی برای بارهای کاری سنگین در سرورهای ابری و هوش مصنوعی بوده است. برای غلبه بر این محدودیت، اینتل در پلتفرم Granite Rapids از فناوری جدیدی در معماری حافظه با نام MRDIMM (Multiplexed Rank DIMM) پردهبرداری کرده است. این استاندارد نوین با بهرهگیری از یک تراشه بافر داده و مولتیپلکسر روی ماژول حافظه، دو آرایه مستقل حافظه DDR5 را با یکدیگر ترکیب میکند و قادر است ۱۲۸ بایت داده را در هر چرخه انتقال دهد. این امر نرخ انتقال داده را در نسل اول به ۸۸۰۰ مگاترانسفر بر ثانیه (MT/s) رسانده و برنامهریزی شده تا در نسلهای دوم و سوم به ۱۲۸۰۰ و ۱۷۶۰۰ MT/s ارتقاء یابد. این فناوری به تنهایی پهنای باندی بالغ بر ۷۰.۴ گیگابایت بر ثانیه به ازای هر کانال فراهم میکند که مزیت رقابتی قابل توجهی برای پردازندههای x86 در بارهای کاری حساس به حافظه محسوب میشود. از سوی دیگر، پردازندههای ARM نیز بیکار ننشسته و با تعبیه ۱۲ کانال DDR5 با سرعت ۵۶۰۰ MT/s در Graviton4 و برنامهریزی برای پشتیبانی از DDR5-8800 در Arm AGI CPU، پهنای باندی خیرهکننده (بیش از ۸۱۶ گیگابایت بر ثانیه به ازای هر سوکت) را تدارک دیدهاند.
تحول مهمتر در اکوسیستم دیتاسنتر، گسترش پروتکل CXL (Compute Express Link) به ویژه در نسخه 3.0 است. این استاندارد در حال تغییر معماری دیتاسنترها از ساختارهای یکپارچه (Monolithic) به سوی سیستمهای کاملاً تفکیکپذیر (Composable Architecture) است. CXL 3.0 با فراهم کردن امکان به اشتراکگذاری حافظه (Memory Sharing) میان چندین گره محاسباتی مختلف، ایجاد استخرهای حافظه (Memory Pooling)، و پشتیبانی از حافظههای سراسری پیوستشده به فابریک (GFAM)، وابستگی حافظه به یک پردازنده محلی را از بین میبرد و توپولوژیهای پیچیده غیردرختی را میسر میسازد. پژوهشهای اخیر برای تجاریسازی این فناوری منجر به ارائه توپولوژیهایی نظیر “Octopus” شده است؛ طرحی که بدون نیاز به سوییچهای گرانقیمت CXL، با اتصالات پراکنده و نامتقارن، امکان اشتراک حافظه با تاخیر بسیار پایین را بین سرورهای مختلف فراهم میآورد و هزینههای کل مالکیت (TCO) را بهینهسازی میکند. پردازندههای نسل جدید ARM به صورت کاملاً بومی از CXL 3.0 پشتیبانی میکنند که آنها را به هماهنگکنندههای ایدهآلی برای این معماریهای نوین تبدیل کرده است.
ترانزیستورهای دوبعدی و فراتر از محدودیتهای سیلیکون: با نزدیک شدن فناوریهای ساخت سیلیکون به محدودیتهای بنیادین فیزیکی خود در نودهای پردازشی آنگستروم (Angstrom Era)، پژوهشهای گستردهای برای جایگزینی سیلیکون با متریالهای جدید در حال انجام است. تحقیقات آکادمیک و صنعتی اخیر، بهویژه در دانشگاه پکن و آکادمی علوم چین، بر روی نیمههادیهای دوبعدی (2D Semiconductors) از جنس دیکالکوژنایدهای فلزات واسطه (TMDs) نظیر مولیبدن دیسولفید (MoS2)، تنگستن دیسلنید (WSe2) و همچنین متریالهای نوظهوری مانند Bi2O2Se متمرکز شده است.
این مواد دوبعدی دارای ضخامتی در حد چند اتم (حدود ۰.۶ تا ۰.۷ نانومتر) بوده و برخلاف سیلیکون، فاقد پیوندهای معلق در خارج از صفحه (Out-of-plane Dangling Bonds) هستند. این ویژگی ذاتی باعث میشود تا حتی در ضخامتهای کمتر از یک نانومتر، مشکل پراکندگی سطحی الکترونها به حداقل رسیده و تحرک باربران (Carrier Mobility) فوقالعادهای حفظ شود. این دستاوردهای انقلابی، امکان توسعه نسل بعدی ترانزیستورها با ساختار Gate-All-Around (GAAFET) و Complementary FET (CFET) را با کنترل الکترواستاتیک بینظیر و ولتاژهای کاری بسیار پایین (به عنوان مثال ۰.۵ ولت در قطعات یکپارچهشده با دیالکتریک Bi2SeO5) فراهم میکند. مهاجرت آینده هر دو معماری ARM و x86 به این متریالهای دوبعدی میتواند مرزهای نسبت مصرف به عملکرد را جابهجا کرده و محدودیتهای چگالی ترانزیستورها در تراشههای سرور را برای دهههای آینده مرتفع سازد.
نقش پردازندههای ARM در اکوسیستم هوش مصنوعی
انقلاب هوش مصنوعی مولد (Generative AI) و پردازشهای مرتبط با یادگیری ماشین (Machine Learning)، به طور کامل اکوسیستم دیتاسنترها را متحول کرده است. در حالی که افکار عمومی و سرمایهگذاریها عمدتاً بر روی پردازندههای گرافیکی (GPU) مانند شتابدهندههای عظیم NVIDIA متمرکز است، نقش CPUها به عنوان پردازندههای میزبان، تغذیهکننده دادهها و هماهنگکننده (Orchestrator) به شدت حیاتی است. در این تقاطع بحرانی، معماری ARM به دلیل قابلیت انعطافپذیری و مسیرهای ارتباطی (I/O) سریع، استراتژی هوشمندانهای اتخاذ کرده و به شریک اول شتابدهندههای هوش مصنوعی تبدیل شده است.
همافزایی بینقص با شتابدهندههای AI: شرکت انویدیا با درک عمیق از محدودیتهای معماری x86 در مصرف توان و پهنای باند حافظه، با استفاده از هستههای ARM Neoverse V2، پردازنده اختصاصی خود یعنی Grace CPU را توسعه داده است. این پردازنده به عنوان قلب تپنده سوپرچیپهای Grace Hopper و اخیراً پلتفرم Blackwell Ultra AI ادغام شده است. این پیوند تنگاتنگ بین CPU مبتنی بر ARM و GPU، از طریق رابط ارتباطی فوقسریع و منسجم NVLink-C2C برقرار میگردد که پهنای باند دوطرفهای تا ۹۰۰ گیگابایت بر ثانیه ارائه میدهد. در مقایسه با استاندارد رایج دیتاسنترها یعنی PCIe Gen 5 (با پهنای باند حداکثر ۱۲۸ گیگابایت بر ثانیه)، NVLink-C2C در همگامسازی شیبهای محاسباتی (Gradient Sync) و کاهش زمان انتقال دادهها در آموزش مدلهای عظیم پارامتریک AI، تا هفت برابر سریعتر عمل کرده و مزیت بیرقیبی در کاهش تاخیر ارائه میدهد. پردازندههای ARM به دلیل مسیرهای I/O گسترده (نظیر تعبیه ۹۶ مسیر PCIe Gen 6 در Arm AGI CPU)، میزبانهای بینقصی برای تغذیه بیوقفه داده به این شتابدهندههای حریص هستند.
نوآوری در پردازش برداری (SVE و SVE2): معماری ARM صرفاً به میزبانی GPUها بسنده نکرده، بلکه برای تسریع بارهای کاری پردازش موازی و استنتاج مدلهای هوش مصنوعی (Inference) در خود پردازنده اصلی، فناوری پیشرفته Scalable Vector Extension (SVE) و نسخه تکاملیافته آن یعنی SVE2 را توسعه داده است. بر خلاف استانداردهای سنتی محاسبات برداری در x86 (مانند AVX-512) که طول رجیسترهای برداری در آنها در سختافزار ثابت است، دستورالعملهای SVE به صورت کاملاً مستقل از طول بردار (Vector Length Agnostic – VLA) طراحی شدهاند. این رویکرد نوآورانه بدین معناست که SVE به سازندگان سیلیکون اجازه میدهد تا بسته به بودجه توان و مساحت تراشه، طول بردارها را به دلخواه بین ۱۲۸ تا ۲۰۴۸ بیت متغیر تعیین کنند، بدون آنکه توسعهدهندگان نرمافزار نیازی به تغییر یا کامپایل مجدد کدهای باینری خود داشته باشند.
استفاده از افزونه SVE2 در پردازندههایی چون Google Axion و AWS Graviton4، با افزودن عملیاتهای پیچیده اعداد صحیح (Complex-valued Integer Operations) و دستورالعملهای خاص برای بینایی ماشین و DSP، باعث شده تا در بارهای کاری استنتاج هوش مصنوعی عملکردی خیرهکننده ثبت شود. اجرای فریمورکهایی نظیر XGBoost یا استنتاج مدلهای زبانی مانند LLaMa بر روی ماشینهای مجازی مبتنی بر Axion C4A نشان داده است که پردازندههای ARM میتوانند جایگزین بسیار اقتصادی و بهینهای برای پردازشهای سبک تا متوسط هوش مصنوعی باشند، بدون آنکه دیتاسنترها را مجبور به اجاره GPUهای بسیار گرانقیمت کنند. این پیشرفتها، ARM را از یک پلتفرم صرفاً مناسب برای پردازش وب، به بازیگری استراتژیک در اکوسیستم محاسبات سریع (HPC) و هوش مصنوعی ارتقاء داده است.
(ترکیب پردازندههای بهینه ARM با شتابدهندههای قدرتمند AI) -> [لینک داخلی به مقاله ۱۱ جدید: تاثیر در پردازش AI و دیتاسنتر]
نتیجهگیری: آینده بازار سرور؛ همزیستی x86 و ARM یا غلبه یکی بر دیگری؟
تحلیل روندهای کلان کنونی، معماری سیلیکون و نقشه راه استراتژیک سازندگان نشان میدهد که ما با سرعت در حال ورود به عصر معماری ناهمگون (Heterogeneous Architecture) در دیتاسنترها هستیم. پردازندههای مبتنی بر ARM توانستهاند با موفقیت سد روانی و تکنولوژیکی موجود را بشکنند و به روشنی ثابت کنند که نه تنها برای سرورهای ابری مناسب هستند، بلکه در بسیاری از متریکهای حیاتی مانند بهینهسازی مصرف توان، تراکم هستهها در رک، ثبات در تاخیر تردها و پردازشهای همزمان (Scale-out)، برتری محسوسی بر معماری سنتی و تشنه برق x86 دارند. موفقیت خیرهکننده ارائهدهندگان ابری (Hyperscalers) در طراحی، توسعه و استقرار سیلیکونهای سفارشی نظیر AWS Graviton ،Google Axion و Azure Cobalt، زنگ خطری جدی و تاریخی برای اینتل و ایامدی محسوب میشود و به وضوح نشاندهنده پایان قطعی انحصار مطلق x86 است.
با این حال، پیشبینی افول سریع و نابودی x86 تحلیلی غیرواقعبینانه و سادهانگارانه است. اینتل و AMD با درک تهدیدات، سرمایهگذاریهای عظیمی روی فناوریهای بستهبندی سهبعدی چیپلت (Chiplet Packaging)، حافظههای با پهنای باند فوقالعاده مانند MRDIMM، و افزایش تصاعدی تعداد هستهها در محصولاتی نظیر Granite Rapids (با ۱۲۸ هسته P-core) و Turin (با ۱۹۲ هسته متراکم) انجام دادهاند و همچنان قهرمانان بلامنازع عملکرد خام پردازشی (Raw Performance) و توان پردازش متمرکز (Scale-up) به شمار میروند. علاوه بر این، اصطکاک نرمافزاری در مهاجرت سازمانهای سنتی و دیتاسنترهای درونسازمانی (On-Premises) به سوی ARM، همچنان به عنوان یک مانع بزرگ باقی است؛ بسیاری از نرمافزارهای تجاری اختصاصی با کدهای پایه قدیمی، سیستمهای عامل نظیر ویندوز سرور و محیطهای مجازیسازی سنتی به شدت با اکوسیستم x86 گره خوردهاند و مهاجرت از آنها نیازمند زمان و هزینه است.
در نهایت، آینده بازار سرور به یک همزیستی رقابتی اما هوشمندانه ختم خواهد شد. معماری ARM بیشک به گزینه پیشفرض و استاندارد طلایی برای زیرساختهای ابری، خدمات وب مقیاسپذیر، کانتینرها، میکروسرویسهای بدون حالت و لایه ارکستریشن و تغذیه داده در هوش مصنوعی تبدیل خواهد شد. در مقابل، معماری x86 به سمت پردازشهای سنگین محاسباتی (HPC) که نیازمند دستورالعملهای ریاضی خاص نظیر AMX و AVX-512 هستند، سرورهای فوقمتراکم حافظهمحور و راهکارهای نرمافزاری خاص سازمانی سوق پیدا خواهد کرد. برنده نهایی این نبرد استراتژیک، نه لزوماً طراح یک معماری خاص، بلکه اپراتورهای دیتاسنتر و مصرفکنندگان نهایی خواهند بود که از ترکیب بهینه، رقابت قیمتی و نوآوری بیوقفه این دو دنیای متفاوت معماری بهرهمند میگردند.